DOUBLE STORAGE DEVICE CONTROL SYSTEM

Patent number:

JP57101950

Publication date:

1982-06-24

Inventor:

NIHEI TOSHIHIKO; KAWANOBE TADASHI; IGAWA

IKUTOSHI; AMANO YUTAKA; KANAZAWA

NOBUHARU

Applicant:

OKI ELECTRIC IND CO LTD;; NIPPON TELEGRAPH &

TELEPHONE;; NIPPON ELECTRIC CO;; HITACHI LTD;;

FUJITSU LTD

Classification:

- international:

G06F11/18; G11C29/00


- european:

G06F11/16B

Application number: JP19800178488 19801217 Priority number(s): JP19800178488 19801217

Abstract of JP57101950

PURPOSE:To detect a latent fault on the operation in its early stage, by mutually comparing and collating the display signals showing the operation in each storage device, in case of a synchronizing operation mode of a double storage device. CONSTITUTION:A memory request generated by a processing device 2 is transferred to receiving control parts 11a, 11b of storage devices 1a, 1b, and the control parts 11a, 11b decide whether this request is receivable or not. The received memory request designates a sort of operation to sequence control parts 12a, 12b through the control parts 11a, 11b, the control parts 12a, 12b start timing control parts 13a, 13b, operate memories 14a, 14b, and execute each memory operation which has been requested. On the other hand, display signals showing the operations are transferred to collating parts 15a, 15b through signal lines 16a, 16b and 17a, 17b from the control parts 12a, 12b, 13a and 13b, compared and collated, and each operation status is checked. In this case, when dissidence is detected, it is displayed on a dissidence displaying circuit.



Data supplied from the esp@cenet database - Worldwide

⑩ 日本国特許庁 (JP)

切特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭57-101950

⑤ Int. Cl.³G 06 F 11/18G 11 C 29/00

識別記号

庁内整理番号 7368-5B 6974-5B **匈公開** 昭和57年(1982)6月24日

発明の数 2 審査請求 未請求

(全 7 頁)

匈二重化記憶装置制御方式

②特 願 昭55-178488

②出 願 昭55(1980)12月17日

⑩発 明 者 二瓶敏彦

東京都港区虎ノ門1丁目7番12 号沖電気工業株式会社内

70発 明 者 川野辺正

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信

研究所内

@発 明 者 井川郁敏

東京都港区芝五丁目33番1号日 本電気株式会社内 饱発 明 者 天野裕

横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内

⑩発 明 者 金沢伸春

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

⑪出 願 人 日本電信電話公社

⑪出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

当代 理 人 弁理士 吉田精孝

最終頁に続く

明 網 書

1. 発明の名称

二重化記憶装電制御方式

2. 等許請求の範囲

- (1) 二重化された記憶装置を有する処理システムにおいて、同期運転モードと分離運転モードとを有し、同期運転モード時に上記二重化された記憶装置を同期して動作させ、各々の記憶装置の動作を示す表示信号を両記憶装置の動作上の確害の検出を行うようにしたことを特象とする二重化記憶装置制力式。
- (2) 二重化された記憶装置を有する処理システムにかいて、同期運転モード時に上記二重を有した記憶装置を可りたとなれた記憶装置を開発して動作させ、各種を同期で比較照合し動作を示すの検出を行るので説取りデータのほともに、各記憶装置内容の磁密の検出を行りをの磁密の検出を行いて記憶内容の磁密の検出を行

なりよりにしたことを特徴とする二重化記憶 装置制御方式。

3. 発明の詳細な説明

本発明は早期に潜在曠害を検出し得る二重化 記憶装置の制御方式に関するものである。

記憶装度に発生する障害はACT創記憶装價と SBY側記憶装置とに同一確率で生するから、上 記従来の制卸方式ではSBY側記憶装置が障害と なつた場合にその検出ができないので意事が密 (3)

モリ14a,14bを動作するタイミング制御部13a,13b、及びシーケンス制御部12a,12b、タイミング制御部13a,13bの動作を示す表示信号を比較照合する照合部15a,15bよりなる。16a,16b,17a,17bは信号線である。

処理装置2より発せられたメモリ要求はパス3によつて記憶装置1a,1bの受付割御部11a,11bではシステム制御部10a,10bに表示されている受付条件に従つて該メモリ要求を受け付けるかを決定する。受け付けられたメモリ要求は受付割御11a,11bを通してシーケンス別御部12a,12bに動作種別を指定し、該シーケンス制御部12a,12bはタイミング制御部13a,13bを起動してメモリ14a,14bを動作させ要求された各メモリ動作を実行する。

一方、シーケンス制御部 1 2 a、1 2 b、タイミング制御部 1 3 a、1 3 b よりその動作を示す表示信号が信号線 1 6 a、1 6 b 及び 1 7 a、1 7 b を介して明合 1 5 a、1 5 b に 伝達され比較照合され、

智制部方式を部供しよりとするもので、以下図 面について鮮細に脱明する。

第1図は本発明の二重化配位装配制御方式を 使用した処理システムの一隻滴例の疑路構成を 示すプロック図である。図中、1a,1bは二 電化された記憶装置、 2 は処理装置、 3 は処理 装屋 2 から記憶装置 1 a , 1 b へのメモリアクセ スを行なりパスである。 また記憶装置 la, lb は記憶装置内の動作モード等を規定するシステ ム制御部10a,10b、眩システム制御部10a, 10 b に表示される受付条件に従つてパス3を介 して処理装置2より出されたメモリ要求を受理 するか否かを決定する受付制御部11a,11b, 受付けられたメモリ要求の動作種別に従つて正 常読取動作(NR)、正常審込動作(NW)、正常 読取動作と正常書込動作の組合せ動作(T&S)、 コピー動作 (copy)、診断動作 (MME)、及び記 億再生動作(REF) の各動作を定義するシーケ ンス制御部 1 2 a, 1 2 b、該シーケンス制御部 12a,126亿より定義された動作を具体化しメ

(4)

互いの動作状態をチェックする。

第2図は第1図の実施例を更に具体化して示 したプロック図で、図中第1図と同一構成部分 は同一符号をもつて衷わす。すなわち 1 a, 1 bは 二重化された記憶装置、2は処理装置、3はパ ス、 10a, 10bはシステム制御部、 11a, 11b は受付別御部、12a,12bはシーケンス制御部、 13a, 13bはタイミング制御部、14a, 14bは メモリ、 15a, 15bは照合部である。 システム 制 旬 部 1 0 a, 1 0 b は 受 付 条 件 を 示 す 同 期 運 転 表 示フリップフロップ(以下、 F. F. と称す。) 1 0 1 a, 10 1 bとACT設示 F. F. 102 a, 102 b を有し、その各出力信号は受付制御部 11 a 1 1b に送出される。受付制御部 11a,11bは一致回 路 1 1 1 a, 1 1 1 b 、 オアゲート1 1 2 a, 1 1 2 b、 アンドゲート 1 1 3 a , 1 1 3 b を 有 し、 該 一 致 回 路 1 1 1 a, 1 1 1 b はパス 3 の中のメモリ 種別 段 示信号級 31a, 31bと上配 ACT表示 F. F.102a, 1026の出力との一致を取り、その表示が一致 した場合、出力をオアゲート1120,1126の

一方の入力で送出するのもう一方の入力では出するのもう一方の入力では出するのもう一方の入力には日母になった。 112bのもう一方の入力には日母になった。 112bの出力の出力の出力の出力の出力の信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をもうの信号をものかませい。 102bの信号は必ず世及する機に制御されている。 25の信号は必ず世反する機に制御されている。

シーケンス 制陶部 1 2 a, 1 2 bは ビジー表示 F. F. 1 2 1 a, 1 2 1 b、 T & S 表示 F. F. 122a, 122b, copy 表示 F. F. 1 2 3 a, 1 2 3 b、 R E F 表示 F. F. 1 2 4 a, 1 2 4 b、 アンドゲート 1 2 5 a, 1 2 5 b、

(7)

の動作を示す表示信号を比較照合し、不一致を 検出した場合、不一致表示回路 1 5 2 a, 1 5 2 b/C 信号を送出し、該不一致表示回路152a, 152b は 信号線 3 4 a, 3 4 bを介して処理装置 2 に不一致 を通知する如くなつている。

次に動作について説明する。処理装置2よりパス3の信号線31a,31b,32a,32b,33a,33b を介してメモリ種別信号、メモリ要求信号、メモリ動作種別信号が記憶装置1a,1bにそれぞれ送出される。記憶装置1a,1bが分離運転モードの場合はメモリ種別信号とACT表示F.F.102a、または102bのうち一致した方がACT 個記憶装置として選択され、メモリ要求が受理され、各メモリ動作が実行される。

記憶装置 1 a, 1 bが 同期運 宏モードの場合にはメモリ要求は各記憶装置 1 a, 1 b にて無条件で受理される。シーケンス制御部 1 2 a, 1 2 b はメモリ動作種別信号を信号線 3 3 a, 3 3 b より受け取り、アンドゲート 1 1 3 a, 1 1 3 b の出力信号に起動されて各動作に合わせたシーケンス

126a, 126b、及びオアゲート 127a, 127b とを有しており、ピジー 窓示 F. F. 121a, 121b の但号はオアゲート 127a, 127bの一方の入 カに加えられるとともに召号視128a,128b を介して他方の記憶装置側のアンドゲー h126b, 126aに入力され、シーケンスが必ずしも同期 しないアクセスについても同期を保つようにな してある。 T & S 表示 F. F. 122a, 122b, copy 表示 F. F. 123a, 123b、REF表示 F. F. 124a, 124bの各表示信号は照合部15a, 15bに送出 されるとともに、他方の記憶装置の照合部 156, 15a に 信号 碶 16a, 16b を介して 送出される 如 くなつている。シーケンス制御部 1 2 a , 1 2 bの 各動作はパス3の要求動作種別信号額33a,33b より伝達される動作種別を表わす信号によつて 選択され制御される如くなつている。

照合部 15 a, 15 bは比較回路 151a, 151b、及び不一致表示回路 152a, 152bとを有し、比較同路 151a, 151bは上記シーケンス制御部 12a, 12b及びタイミング制御部 13a, 13b

(8)

なお、二重化されて同期運転するためには予め両メモリの内容を一致させる必要があるが、 これはコピー動作を用いて実現させることがで きる。

従つて上記史施例によれば、同期運転モード

特開昭57-101950(4)

時に配位英Q1a,16の個々のメモリ要求の起動タイミングを同期させ、シーケンス割御部12a,126とタイミング制御部13a,13 6より その動作を示す表示信号を引き出し、双方の互称を選問で送受させ、照合部15a,15 6で互がに同一信号を比較照合部15a,15 6で互がに同一信号を比較照合するようにしたので、 紀本のできるというできるというのであればをあればない。

なお上記実施例において、処理装置 2 と記憶 装置 1 a , 1 b との接続はパス接続の他にリード 暖流でもよい。処理装置 2 が記憶装置 1 a , 1 b をアクセスするのに用いる装置指定は、リード 暖視の場合は選択された同期信号であるが、パ ス接続の場合は記憶装置の略位を示す A C T / S B Y とした論理的を指定でも良いし、装置 サ の様な物理的を指定でも良いと、装置す 間は一定の伝達方向を漏えた間母 . 6 a , 1 6 b ,

(1 T)

置1a.1b間の動作上の障害のチェックが行なわれ、その上に海込み情報信号線35a,35b及びアンドゲート114a,114bを介してメモリ14a,15aに事き込まれた情報の競み取り動作の際、アンドゲート115a,115b及び競取り情報信号線36a,36bを介して処理装置2に読み取り情報が伝達されるとともにポリテイチェック回路153a,153bにおいて競み取り情報のチェックが行なわれ、エラーが検出されると障害表示回路154a、154bに表示示され、瞬害通知信号線37a、37bを通して処理装置2に配憶存のの障害があつたことを通知する。この時記憶装置のACT側、SBY側に関係なく上記動作は行われる。

との実施例によれば記憶装置 1 a, 1 b間の 動作上の相互チェックと合わせて読取り時には微取り情報のパリテイチェックを実施する事によつて記憶内容の構在障害までも検出可能となしたので、システムの信頼度を更に向上させるととができる。

号数として論理的に一段的に定められる方向をその都度、変更できるようにして、その方向に対応してどちらか一方の配位接限で競響のチェックをするようにしてもよい。また処理装置 2 は初数個あつてもよい。

第3図は本発明の他の実施例を示す処理システムのプロンク図である。この実施例では前記 実施例における二重化された記憶装置1a,1b 間における助作上の障害のチエックの他に、各 記憶装御内でデータの説取り等にパリテイチエ ックを行ない記憶内容の障害もチェックするよ りにしたものである。すなわち114a,114b、 115a,115bはアンドゲート、153a,153bは パリテイチエック回路、154a,154bは障害 表示回路、35a,35bは群込み情報信号線、 36a,36bは競取り情報信号線、37a,37b う知信号線で、その他の構成は前記実施

次に動作について説明する。同則運転モード 時において前記実施例と同様に動作して記憶装

02

なお上記実施例において舞込み情報信号額と 競取り情報信号線を共用としてパリティチェック回絡を共有するようにしてもよい。また、 関り検出方法はパリティチェック方式以外のBCC 検出等のアルゴリズムによる方式でも良い。

以上述べたように本発明によれば、二重化された記憶後間の同期運転モード時に各配憶装置内の動作を示す表示信号を互いに比較照合するとのでなりだったのでは更に配像内容の離取りデータの関サるとができ、システムの不稼動でを検出することが、電子交換機等の高信頼度を検される処理システムに利用できるという効果がある。

4. 図面の簡単な脱明

図面は本発明の衷施例を示すもので、第1図は本発明の二重化記憶装假制御方式を使用した処理システムの概略構成を示すプロック図、第2図は第1図の実施例を更に具体化して示した


プロック図、第3図は本発明の他の実施 切を示すプロック図である。


1 a, 1 b… … 記憶装骨、 2 … … 処理装置、3 … … パス、 10 a, 10 b… … システム制御部、 11 a, 11 b … … 受付制御部、 12 a, 12 b … … シーケンス制御部、 13 a, 13 b … … タイミング制御部、 14 a, 14 b … … メモリ、 15 a, 15 b … … 既合部、 16 a, 16 b, 17 a, 17 b … … 信号線、 153 a, 153 b … … パリテイチエンク回路

代理人 弁理士 吉田 精 孝


05

第1図





第3図



第1頁の続き

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地